三星計劃2納米製程加入背後供電技術

據韓國媒體The Elec報導，在與台積電的競爭之路上，三星可謂頻繁出招。除了3納米導入全新GAAFET全環繞柵極電晶體架構，已成功量產。三星又計劃使用背麵供電網絡(BSPDN)技術用於2納米芯片。

近日，研究員Park Byung-jae在三星技術論壇SEDEX 2022介紹BSPDN細節。從過去高K金屬柵極技術到FinFET，接著邁向MBCFET，再到BSPDN，FinFET仍是半導體製程最主流技術，之前稱為3D電晶體，是10納米等級製程關鍵，三星已轉向發展下一代GAAFET。

據介紹，三星未來將借由小芯片設計架構，不再采用單個芯片應用同節點製程技術，可連接不同代工廠、不同節點製程各種芯片模組，也稱為3D-SOC。BSPDN可解釋成小芯片設計演變，原本將邏輯電路和存儲器模組整合的現有方案，改成正麵具備邏輯運算功能，背麵供電或訊號傳遞。

值得一提的是，BSPDN並不是首次出現，這一概念於2019年在IMEC研討會就出現過，到2021年IEDM論文又再次引用。2納米製程應用BSPDN後，經後端整合設計和邏輯最佳化，可解決FSPDN的前端布線壅塞問題，性能提高44%，功率效率提高30%。