聯發科未來將會采用台積電3納米布局先進封裝

11月10日成功大學舉辦了第一屆成電論壇，在會上聯發科副總高學武表示，目前公司已采用了台積電5納米、4納米製程來生產芯片，未來3納米聯發科也一定會采用，並與客戶共同布局先進封裝，將應用在資料中心等領域。

高學武表示，半導體在各領域含量不斷增加，推升產業年複合成長率達10%以上，尤其是車載芯片，盡管聯發科車用芯片營收占比重不高，不過，已看到未來全球碳中和將帶動電動車趨勢，進一步帶動晶圓消耗量。

聯發科車用芯片現今主流製程多布局在55、40納米，針對現今供應鏈產能吃緊，高學武坦言，現今成熟製程節點產能仍相當緊張，將持續爭取新產能，滿足客戶需求，但最重要的仍須依靠晶圓廠擴充新產能。

不過，隨著製程不斷往前邁進，終端產品、芯片廠也會跟進，如蘋果每年均推出搭載最新製程芯片的手機，英特爾也將持續推出新節點的CPU，借此提升終端產品性能。

此外，由於摩爾定律發展即將到極限，聯發科也采用封裝整合延續定律，藉由整合同質芯片與異質芯片，突破摩爾定律的限製，聯發科目前已采用台積電的CoWoS、InFO等封裝技術，應用在資料中心等，未來也會進一步采用3DIC。